Projects Details
Electron Mobility Enhancement in Strained Silicon | |
Project Number | P19997 |
Principal Investigator | Siegfried Selberherr |
Scientists/Scholars | Viktor Sverdlov Josef Weinbub Thomas Windbacher |
Scientific Fields | 2524, Physikalische Elektronik, 40%
1133, Computerunterstützte Simulation, 30% 2521, Mikroelektronik, 30% |
Keywords | mobility enhancement, device simulation, MOSFET, k.p perturbation theory, strained silicon, nanoelectronics |
Approval Date | 6. May 2007 |
Start of Project | 31. July 2007 |
End of Project | 30. July 2010 |
Additional Information | Entry in FWF Database |
Abstract |
The rapid increase in computational power and speed of integrated circuits is supported by the aggressive size reduction of semiconductor devices. With scaling apparently approaching its fundamental limits, the semiconductor industry is facing critical challenges. New engineering solutions and innovative techniques are required to improve CMOS device performance. Stress induced mobility enhancement is the most attractive solution to increase the device speed and certainly takes a key position among other technological changes for the new technology generations. In addition, novel device architectures based on multi-gate structures with better electrostatic channel control and reduced short channel effects are developed. A comprehensive analysis of transport in multi-gate MOSFETs under general stress conditions is required for analyzing the enhancement of device performance. Besides the biaxial stress obtained by epitaxially growing silicon on a silicon-germanium substrate, modern techniques allow the generation of large uniaxial stress along the [110] channel. Stress in this direction induces significant shear lattice distortion. The influence of the shear distortion on the conduction band structure has not yet been carefully analyzed. |
Kurzfassung |
Die rasche Steigerung der Rechenleistung und Geschwindigkeit von integrierten Schaltkreisen wird unterstützt durch die aggressive Größenreduktion der Halbleiterbauelemente. Das nahende Ende der Bauteilskalierung, durch Erreichen fundamentaler physikalischer Grenzen, stellt die Halbleiterindustrie vor kritische Herausforderungen. Neue konstruktive Lösungen und innovative Techniken werden benötigt, um die Leistung von CMOS-Transistoren weiter zu steigern. Durch mechanische Verspannung induzierte Beweglichkeitsserhöhung stellt die attraktivste Möglichkeit dar, die Bauteilgeschwindikeit zu erhöhen und nimmt eine Schlüsselposition unter den möglichen technischen Verbesserungen für zukünftige Technologiegenerationen ein. Zusätzlich werden neue Bauteilarchitekturen basierend auf Multi-Gate-Strukturen mit besserer elektrostatischer Kontrolle und reduzierten Kurzkanaleffekten entwickelt. Eine umfassende Analyse des Ladungstransportes in Multi-Gate-MOSFETs unter beliebigen Verspannungen wird benötigt, um die Leistungssteigerung dieser Bauteile zu verstehen. Neben der biaxialen Verspannung, erzielt durch epitaxial aufgewachsenes Silizium auf einem Silizum-Germanium Substrat, erlauben aktuelle Techniken große uniaxiale Verspannungen entlang des [110]-Kanals. Verspannungen entlang dieser Richtung generieren signifikante Schergitterverzerrungen. Der Einfluss dieser Scherverformung auf die Bandstruktur des Leitungsbandes wurde bisher noch nicht sorgfältig analysiert. |
View Final Report |