Single-Trap Characterization Methodology for Nanoscale MOSFETs

The aggressive scaling of the metal-oxide-semiconductor field-effect transistor has resulted in nanoscale devices containing just a handful of defects. These randomly distributed defects lead to a time-dependent variability in the transistor characteristics. While this effect is highly detrimental for normal device operation, it provides a unique opportunity to study the physical properties of single individual defects. Using a sophisticated methodology we can experimentally investigate the whole life cycle of single defects starting from their creation, followed by charging/discharging and terminated by annihilation.

Defects can be conditionally separated into interface and oxide traps. For both types of defects the average time constants for the transition between the various states vary by many orders of magnitude. While a lot of progress has been made recently in understanding the defect dynamics of easily recoverable defects, not that much is known about the more permanent defects. Most interestingly, most of them can be annealed at higher temperatures. The main goal of this project is to improve our understanding of those more permanent defects, as they are expected to dominate the lifetime distribution. In particular, these defects are most probably the origin of the 'permanent' component of the damage produced by hot-carrier and long-term bias temperature stresses. Furthermore, we will explore the wide distribution of the defect properties in a range of state-of-the-art transistors fabricated on different technologies (SiO2, SiON, and high-k gate stacks).

To investigate these defects we plan to extend the time dependent defect spectroscopy by applying special stress and recovery temperature ramps combined with controlled bias pulses. Such recovery ramps are used to shift the time constants towards lower values, thereby making ultra-slow defects visible in the experimental time window. For this purpose we will use local on-chip polyheater systems surrounding the devices under test which offer rapid heating/cooling dynamics. In order to identify the distribution of the defect properties, measurements will be performed in parallel on packaged devices with integrated polyheaters. The statistical information obtained from our experiments will considerably enhance our understanding of the physical mechanisms behind defect creation and annealing. Furthermore, it will enable the prediction of device lifetimes with unprecedented accuracy, while the experimental methodology is expected to have a considerable impact on the scientific state-of-the-art.

Die schnell voranschreitende Entwicklung der Halbleitertechnologie in den letzten Jahren hat zu einer Miniaturisierung der Metall-Oxid-Halbleiter Transistoren geführt, deren Dimensionen heutzutage bereits im Nanometerbereich angesiedelt sind. Derart stark miniaturisierte Transistoren weisen nur ein paar wenige, an der Oxide-Halbleiter Grenzfläche sowie im Oxid zufällig angeordnete Defekte auf. Diese statistisch verteilten Defekte bewirken eine zeitabhängige Verschiebung der Transitorcharakteristika. Obwohl dies für die Funktionsweise der Transistoren nachteilig ist, ergeben sich daraus einzigartige Möglichkeiten das physikalische und elektrische Verhalten einzelner Defekte im Detail zu untersuchen. In den vergangenen Jahren wurde am Institut eine experimentell Methode entwickelt, um einzelne Defekte in Transistoren über ihren gesamten Lebenszyklus, beginnend bei ihrer Erzeugung über die Auf- und Entladung, bis hin zu ihrem Verschwinden, studieren zu können.

Defekte können in Grenzflächen- und Oxiddefekte unterteilt werden. Für beide Defekttypen variieren die mittleren Zeitkonstanten über mehrere Dekaden. Während sich die Forschung der vergangenen Jahre auf die „ausheilbare Degradation“ konzentriert hat, sind die Zeitkonstanten der permanenten Degradation von Transistoren noch kaum erforscht. Interessant ist hierbei, dass sich die permanente Degradation durch Ausbacken fast vollständig ausheilen lässt. Da die Lebensdauer der Transistoren im Wesentlichen von dieser permanenten Komponente bestimmt ist, liegt das Hauptziel des vorliegenden Projektes der detaillierten Untersuchung eben jener permanenten Komponente, die durch Hot-Carrier oder langzeit Bias Temperature Stress hervorgerufen wird. Um ein komplettes Bild zu erhalten, werden die elektrischen und physikalischen Eigenschaften von Defekten einer Vielzahl von verschiedenen Technologien und Materialkompositionen studiert (SiO2, SiON und high-k Dielektrika).

Für detaillierte Untersuchung der für die permanente Degradation verantwortlichen Defekte, planen wir die Time-Dependent Defect Spectroscopy unter gezielter Anwendung von Temperaturprofilen in Kombination mit definierten Spannungspulsen zu erweitern. Dadurch können während der Messung die Emissionszeiten der Defekte stark verringert und somit ihr Verhalten innerhalb eines akzeptablen Zeitfensters messtechnisch erfasst werden. Zu diesem Zweck sollen auf den Wafern integrierte Heizelemente, sogenannte Polyheater, verwendet werden, welche sehr schnelle Wechsel zwischen Heizen und Kühlen ermöglichen. Gerade für die Berechnung der Lebensdauerverteilung ist es unerlässlich, die breite statistische Verteilung der Defektparameter zu kennen. Durch den Einsatz von parallelen Messungen sollen diese möglichst genau bestimmt werden. Des Weiteren ist zu erwarten, dass die experimentelle Charakterisierung von bisher unerschlossenen Zeitkonstantenbereichen einen signifikanten Einfluss auf das Verständnis der physikalischen Prozesse, welche der Defekterzeugung und -vernichtung zu Grunde liegen, haben werden. Die gewonnenen Erkenntnisse werden es ermöglichen, die Lebensdauer der Bauteile mit bisher ungeahnter Genauigkeit vorherzusagen, wobei zu erwarten ist, dass die gewählten experimentellen Methoden einen bedeutenden Einfluss auf den aktuellen Stand der Forschung haben werden.