next up previous contents
Next: Abstract Up: Dissertation Siddhartha Dhar Previous: Dissertation Siddhartha Dhar

Kurzfassung

Verspanntes Silizium wird in der Halbleiterindustrie eingesetzt um neue CMOS Technologien für integrierte Schaltungen höchster Taktrate zu entwickeln. Die Verspannung des Halbleiters erhöht die Beweglichkeit der freien Ladungsträger. Der Entwurf elektronischer Bauelemente basierend auf verspanntem Silizium erfordert Modelle, welche die Voraussage der Effekte uniachsialer, biachsialer und auch allgemeiner Verspannungen des Kristallgitters ermöglichen.

Die vorliegende Doktorarbeit beschäftigt sich mit den Auswirkungen von Verspannungen auf die Elektronenbeweglichkeit. Die unterschiedlichen Verfahren zur Herstellung verspannter Halbleiter werden in dieser Arbeit rekapituliert. Das Ziel dieser Arbeit ist die Herleitung analytischer Beweglichkeitsmodelle unter Berücksichtigung aller relevanten physikalischen Effekte, welche die Verspannung hervorruft. Numerische Bandstruktur-Berechnungen zeigen eine Aufspaltung der Leitungsband-Täler durch Verspannung, und im Besonderen eine Deformierung der Bandminima durch Scherspannung. Im Zuge der vorliegenden Doktorarbeit wurde ein Niedrigfeldmodell für die Bulk-Beweglichkeit von Elektronen in beliebig verspanntem Silizium entwickelt. Dieses Kompaktmodell berücksichtigt die Aufspaltung der Leitungsband-Täler, die Streuung zwischen den Tälern sowie die Beweglichkeitsreduktion durch die Dotierung. Die Zwischental-Streuung wurde mit Hilfe der Gleichgewichtsverteilung des Elektronengases und der Talaufspaltung für einen gegebenen Verspannungstensor modelliert. Die Abhängigkeit der effektiven Massen von der Scherspannung wird berücksichtigt. Des weiteren wurde dieses Modell auch für verspanntes Germanium adaptiert. Das Bulk-Beweglichkeitsmodell für verspanntes Silizium wurde mit einem vorhandenen Modell für die Oberflächenbeweglichkeit gekoppelt. Mittels Voll-Band Monte Carlo Simulationen wurde der Elektronentransport in verspanntem Silizium bei hohen Feldstärken untersucht. Es wurde ein empirisches Beweglichkeitsmodell entwickelt, welches die Abhängigkeit der zum angelegten Feld parallelen und orthogonalen Geschwindigkeitskomponenten von der Feldstärke und der durch die Verspannung bewirkten Talaufspaltung beschreibt. Die Gültigkeit dieses Hochfeldmodells beschränkt sich auf jene Spannungszustände, welche nur ein Paar von X-Tälern energetisch verschieben, jedoch die Entartung der vier verbleibenden Täler nicht aufhebt. Beispiele hierfür sind biachsiale und uniachsiale Verspannungen in den {100} Richtungen von Silizium.

Die im Zuge dieser Dissertation entwickelten Beweglichkeitsmodelle wurden in den Bauelemente-Simulator MINIMOS-NT implementiert. Mit Hilfe des Simulators wurde eine neuartige Transistor-Architektur, bestehend aus einer verspanntem Silizium-Brücke, die auf einem Germanium Quantenpunkt gewachsen wird, untersucht. Diese sogenannte DOTFET Struktur kombiniert die Vorteile von Verspannungen mit jenen der SOI Technologie. Eine Schnittstelle zum Einlesen einer Spannungsverteilung in den Simulator wurde entwickelt. Die numerischen Simulationen des DOTFET lassen auf eine signifikante Erhöhung des Drainstromes im linearen Bereich sowie auf eine moderate Verbesserung des Sättigungsstromes schließen.


next up previous contents
Next: Abstract Up: Dissertation Siddhartha Dhar Previous: Dissertation Siddhartha Dhar

S. Dhar: Analytical Mobility Modeling for Strained Silicon-Based Devices