Der PIF-Editor kann Daten für horizontales VLSI-Design, die im PIF-Format vorliegen, graphisch darstellen. Hier eröffnet sich die Möglichkeit, eine Verbindung vom Layout zu Prozeß- und Bauelementsimulation herzustellen. Mit gewöhnlichen Editieroperationen zum Angeben von Polygonen oder Flächen können Schnitte durch das Layout gewählt werden und daraus mit entsprechender Nachbearbeitung - außerhalb des PED - zwei- bzw. dreidimensionale Simulationsgebiete extrahiert werden. Wenn diese auf entsprechende Weise mit einer Technologiebeschreibung kombiniert werden, ist es möglich, mit Herstellungsprozeß- und Bauteilsimulation die Charakteristika des ausgewählten Bereiches zu berechnen.
Abbildung 10.8:
Horizontales Layout eines Inverters, dargestellt im PIF-Editor