Die vorliegende Arbeit befa"st sich mit den Grundlagen der sogenannten Ultra-Low-Power-CMOS-Technologie, deren Ziel es ist, den Leistungsverbrauch zuk"unftiger hochintegrierter digitaler Halbleiterschaltungen im Vergleich zur herk"ommlichen CMOS-Technologie drastisch zu senken. Das wird dadurch erreicht, da"s die interne Versorgungsspannung der integrierten Schaltungen auf ein Mindestma"s abgesenkt wird, wobei auch gleichzeitig die Schwellspannungen der Transistoren soweit verringert werden, da"s die erforderliche Schaltgeschwindigkeit weitgehend erhalten bleibt. Wo dies nicht m"oglich ist, kann durch Parallelisierung und durch sogenanntes Pipelining die erforderliche Rechenleitung auf Systemebene auch dann noch erzielt werden, wenn die Geschwindigkeit der einzelnen Transistoren zugunsten eines weiteren Absenkung des Energieverbrauchs reduziert wird.
Sowohl das Absenken der Versorgungsspannung wie auch die sehr kleinen Schwellspannungen werfen eine Reihe von Problemen in vielen Teilbereichen integrierter Schaltungen auf. So werden u.a. wesentliche als gesichert geltende Eckdaten, wie z.B. die allgemein sehr kleinen Obergrenzen f"ur Leckstr"ome, in Frage gestellt. Ein Festhalten an den bisher "ublichen Gr"o"senordnungen, insbesondere an den nach wie vor hohen Versorgungsspannungen, w"urde aber die Weiterentwicklung der Halbleitertechnologie mittelfristig stoppen. Im Rahmen dieser Arbeit werden die wesentlichen Grundlagen der Ultra-Low-Power- (ULP) Technologie mit analytischen Untersuchungen, sowie mit computergest"utzten Methoden erarbeitet. Dabei werden auch die Extrembereiche wichtiger Technologie- und Betriebsparameter auf verschiedenen Schl"usselgebieten ausgelotet.
Grundvoraussetzungen f"ur eine moderne Halbleitertechnologieentwicklung sind entsprechende numerische Algorithmen und Werkzeuge, die eine effiziente und zuverl"assige computergest"utzte Bewertung neuer Bauelementstrukturen und Technologien erm"oglichen. Da viele gebr"auchliche Standardmethoden bei den f"ur die Ultra-Low-Power-Technologie typischen kleinen Spannungen von weit unter einem Volt oft versagen, wurden im Rahmen dieser Arbeit ein hochgenaues und vielseitiges Bauelementmodell f"ur die Schaltungssimulation entwickelt, sowie ein neues Verfahren f"ur die Bewertung der Leisungsf"ahigkeit von Bauelementen. Mit Hilfe des Bauelementmodells konnte die Funktion verschiedener digitaler und analoger Schaltungen gezeigt werden, und mit dem Bewertungsverfahren wurde es m"oglich, komplexe Optimierungsaufgaben mit einem minimalen Rechenzeitaufwand zu bewerkstelligen.
Die Einf"uhrung einer neuen Technologie beeinflu"st aber nicht nur die Digitaltechnik, sondern auch den Bereich der analogen und gemischt analog-digitalen Schaltungen, die vielfach als Schnittstelle zur Au"senwelt zusammen mit dem digitalen Teil auf einem einzelnen Halbleiterchip integriert weren. Im Rahmen dieser Arbeit konnte erstmals gezeigt werden, da"s wichtige analoge Schaltungen selbst f"ur Versorgungsspannungen von einem halben Volt realisierbar sind und da"s Analog-Digital-Wandler - die Schl"usselkomponenten gemischt analog digitaler Schaltungen - selbst bei 0.2V noch realisierbar sind.