Die Verwendbarkeit der intrinsischen antiparallelen Diode hängt wesentlich von ihren transienten Eigenschaften ab. Sie muß eine geringe reverse recovery-Ladung (Speicherladung) aufweisen, um die in ihr umgesetzte Leistung gering zu halten. Außerdem darf der reverse recovery-Vorgang keine abrupten Stromänderungen mit sich bringen, da diese bei den (im Falle, daß man eine antiparallele Diode benötigt, immer vorhandenen) induktiven Lasten zu hohen Spannungsspitzen am Leistungsbauelement und eventuell zu seiner Zerstörung führen können [8].
Es gibt mehrere Methoden, um die Schaltgeschwindigkeit der antiparallelen Diode zu beeinflussen. Die zwei wichtigsten sollen nur kurz erwähnt werden, da diese Techniken bei dem untersuchten Prozeß nicht verwendet werden. Für detailliertere Behandlung wird auf [8] verwiesen. Die Methoden zur Beschleunigung des Abschaltverhaltens der DMOS-internen Diode beruhen auf dem Einbringen von Rekombinationszentren in die Driftzone, um die dort im Inversbetrieb vorhandene Speicherladung durch eine höhere Rekombinationsrate schneller abzubauen:
Abb. 5.35 zeigt numerische Simulationen des reverse recovery-Stroms bei unterschiedlich schnellem Abschalten der antiparallelen Diode. Die Zeitskala wurde so gelegt, daß sich die Drainspannungen etwa bei der Schwellspannung (mit abgeschätzt) schneiden.
Abbildung 5.35: Reverse recovery-Strom beim
Abschalten von in , und .
Wie zu erwarten war, zeigt sich ein mit zunehmender Schaltgeschwindigkeit steigender reverse recovery-Strom. Für ist er so gering, daß er im verwendeten Maßstab nicht erkennbar ist (sein Maximalwert beträgt , die reverse recovery-Zeit ). Es ergibt sich für den Fall ein maximaler reverse recovery-Strom () von etwa und eine reverse recovery-Zeit () von etwa . Ist eine antiparallele Diode für die Anwendung notwendig, hängt es nun vom jeweiligen konkreten Fall ab, ob die reverse recovery-Zeit der internen Diode ausreicht oder ob eine schnellere externe antiparallele Diode verwendet werden muß.
Abbildung 5.36: Mögliche reverse
recovery-Stromverläufe.
In Abb. 5.36 sind mögliche Verläufe des reverse recovery-Stroms beim DMOS-Transistor dargestellt. Das sog. soft recovery-Verhalten ist die gewünschte Kurvenform. Beim snap recovery-Verhalten kann es über die plötzliche Stromänderung in der Diode und den Induktivitäten im Schaltkreis zu unerlaubt hohen Spannungen im Leistungshalbleiter kommen, die bis zu seiner Zerstörung führen können. Im Falle eines wesentlichen Einflusses des parasitären Bipolartransistors kann es zum bipolar recovery-Verhalten kommen. Bei diesem ist der maximale reverse recovery-Strom gegenüber dem soft recovery-Verhalten vergrößert und die reverse recovery-Zeit verlängert. Der Stromanstieg kann bis zu solchen Werten gehen, bei denen es zur Zerstörung des Bauelements kommt (destructive recovery).