Einschränkungen in Funktion und Optimierung bilden bei kundenspezifischen Schaltungen nur sogenannte Konstruktionsregeln (Design Rules), die der verwendete Fertigungsprozeß und das Layoutsystem vorgibt. Das Layoutsystem berücksichtigt bzw. prüft die vom Fertigungsprozeß her spezifizierten Regeln. Konstruktionsregeln können zum Beispiel bestimmte Mindestleiterbahnabstände betreffen. So können gestapelte Durchkontaktierungen verboten sein, oder die Leiterbahnführung wird durch den Leiterbahnentflechter (Router) auf horizontale und vertikale Richtung beschränkt.
Abbildung 1.3: Schaltung eines NAND-Gatters
Abbildung 1.4: Optimiertes NAND-Gatter
Die in Abbildung 1.3 dargestellte NAND-Schaltung könnte die in Abbildung 1.4 gezeigte Anordnung aufweisen. Die beiden unteren in Serie geschalteten MOS-Transistoren werden hier, um Platz zu gewinnen, zu einem aktiven Bereich zusammengefaßt. Damit entfällt die Verbindung zwischen Source und Drain völlig.
Die beiden parallelgeschalteten p-Kanal-MOS-Transistoren können ebenfalls zusammengefaßt werden. Das ermöglicht, auf die Chipfläche bezogen, ein kompakteres Layout, und die halbe Drain-Fläche ergibt gegenüber der kompaktierten Form eine geringere Gatterlaufzeit. Extreme, oft nur händisch machbare Optimierungen, werden meist nur auf Teilbereiche des Chips angewendet, sowie z.B. bei Speicherzellen, wo Platzbedarf und Verzögerungszeiten einzelner Zellen eine entscheidende Rolle spielen. Weitere Beispiele hochoptimierter digitaler Funktionsblöcke in integrierten Bauteilen sind außerdem FPLA Bausteine, Signal- und RISC-Prozessoren.