Im tatsächlichen subcircuit wurde die Gate-Drain-Kapazität auf die Knoten 1 und 2 aufgeteilt (siehe Abb. 6.1). Dies wurde rein heuristisch zur richtigen Beschreibung des Miller-Effekts durchgeführt. Dieser Effekt der Überhöhung der Eingangskapazität des DMOS-Transistors [80][114] wurde bereits in Abschnitt 5.6 ausführlich besprochen. Die Aufteilung erfolgt mittels eines Modellparameters. Es hat sich als notwendig erwiesen, die Gate-Drain-Kapazität teilweise ,,über das JFET-Modell`` an den Knoten 1 zu legen, da sonst für von Null verschiedene Drainspannungen der Miller-Effekt nicht ausreichend beschrieben werden kann. Der Grund dafür liegt im Stromsättigungsverhalten des JFET-Modells. Bei Spannungsänderungen am Drain ändert sich der Strom am Knoten 2 kaum, die Gate-Drain-Kapazität erfährt bei der AC-Analyse keine Spannungsüberhöhung.
Für den oben in diesem Abschnitt mit Drain bezeichneten Knoten der
Gate-Drain-Kapazität ist für die an den Knoten 1 angeschlossene
Teilkapazität der Knoten 1 zu verwenden, für die am Knoten 2
angeschlossenen Teilkapazität eben der Knoten 2. Die Spannung aus
Gleichung 6.137 ist für erstere durch
zu ersetzen,
für letztere durch Null. Die in Kapitel 7.1 vorgestellten
Vergleiche zwischen Simulationen und Messungen zeigen, daß diese Aufteilung
auch für die Zuordnung der Eingangskapazität zu Drain- und Sourcekontakt
gute Ergebnisse liefert.