Um alle Nachwirkungen des Einschaltvorgangs möglichst zu vermeiden,
wird die letztmögliche Periode zur Analyse des eingeschwungenen
Zustands verwendet.
Aus der Eingangsspannung des siebenten Inverters (
, im
Bild 10.9 stark punktiert), die bei 5.656 ns und bei 9.805 ns
die halbe Versorgungsspannung mit steigender Flanke überschreitet,
ergibt sich die Periodendauer zu 4.149 ns und die mittlere Schaltzeit
einer Stufe zu 230.5 ps.
In den folgenden Abbildungen wird das Schaltverhalten der dritten Inverterstufe während jener Periode der Schwingung dargestellt, die von 5.85 ns bis 10 ns reicht. Die Eingangs- und Ausgangsspannung dieser Stufe sind in Bild 10.9 ebenfalls hervorgehoben.
Bild 10.11 oben zeigt die Eingangs- und Ausgangsspannung des Inverters während der Periode. Die Überschwinger vor den Schaltflanken und die Knicke in den ansteigenden Flanken sind auch im eingeschwungenen Zustand deutlich zu erkennen. Außerdem bestätigen die Signale, daß die 9stufige Struktur groß genug ist, da die Ruhezustände zwischen den Schaltflanken verhältnismäßig lang sind.
Die Ausgangsspannung läuft gegenüber der Eingangsspannung
um 
Periodenlängen nach (oder um 
vor), hat aber dieselbe Kurvenform.
Das gleiche gilt für den Ausgangs- gegenüber dem Eingangsstrom in
Bild 10.11, Mitte.
Die Periodenlängen entsprechen genau dem Durchlauf
der Signalflanke durch 10 Inverterstufen (die des betrachteten
Inverters zweimal, die anderen je einmal), wobei in jeder Flanke
invertiert wird.
Auch an den Gateladungen der beiden Transistoren (Bild 10.11, unten) wirkt sich das Überschwingen der Eingangsspannung vor dem Umschaltvorgang aus. Der etwas größere Ladungshub beim p-MOS weist auf eine größere Eingangskapazität hin, ebenfalls ein technologischer Nachteil gegenüber dem n-MOS. Die Zeitableitung der Summe der beiden Gateladungen gleicht natürlich dem Eingangsstrom.
Bild 10.13 zeigt die Anschlußströme der beiden Transistoren derselben Inverterstufe während derselben Zeit. Die beiden Gateströme (Bild 10.13, oben) sind die Zeitableitungen der Gateladungen und bilden zusammen den Eingangsstrom. Am Eingangsstrom des n-MOS Transistors, der bei 8.8 bis 9.2 ns einen Einbruch der Spitze zeigt, kann man erkennen, daß der n-MOS zu schnell seine Kanalladung und damit die gegenüberliegende Gateladung aufbaut; außerdem ist seine Gateladung/Kanalladung kleiner, wie in Bild 10.11 unten beobachtet wurde. Der p-MOS der vorigen Stufe, der zu diesem Zeitpunkt den Eingangsstrom liefern muß, ,,kommt nicht nach`` und liefert nicht genug Eingangsstrom für beide Transistoren, sodaß mit dem langsameren Anstieg des Eingangspotentials ab etwa 8.9 ns der n-MOS seine Gate-/Kanalladung gleichmäßig aufbaut. Hier ist also die Ursache für den deutlich sichtbaren Knick in der steigenden Flanke der Eingangsspannung zu finden.
Der Source- und der Drainstrom beider Transistoren laufen dem Gatestrom nach. Besonders der Drainstrom wird bei betragsmäßig größer werdendem Gatestrom noch unterdrückt; erst wenn der Gatestrom sein Maximum überschritten hat, steigt er an. Eine regelrechte Umkehr des Drainstroms vor dem Schaltvorgang ist allerdings bei den Signalverläufen im Oszillator nicht zu beobachten.
Die Stromsumme bei beiden Transistoren muß 0 ergeben, was ein wichtiges Kriterium bei der Überprüfung der simulatorinternen Modellfunktionen ist.
Aus einer Darstellung von Ausgangsspannung über Eingangsspannung, die in Bild 10.12 zu sehen ist, kann man die Steilheit der Schaltflanken relativ zur Verzögerungszeit abschätzen. Für sehr langsame Schaltflanken, wie sie bei hoher zusätzlicher Ausgangsbelastung aller Stufen entstehen können, ist die Schleife schmäler und näher bei der statischen Kennlinie. Die Flanken in dem Ringoszillator sind relativ steil, das heißt, der Eingang hat seinen Zustandsübergang weitgehend abgeschlossen, bevor der Ausgang den seinen beginnt. Das äußert sich in einer sehr bauchigen Schleife.
