Die Skalierung der CMOS-Technologie steht vor fundamentalen physikalischen und finanziellen Grenzen. Die steigende Nachfrage nach kostengünstiger Elektronik mit verbesserte Leistung beschleunigte die Erforschung neuer Konzepte und alternativer Technologien, um bestehende CMOS-Lösungen zu ersetzen oder zumindest zu ergänzen. Die Ruhezustandsverlustleistung auf Grund von Leckströmen ist zu einer bedeutenden Herausforderung in heutigen CMOS-VLSI-Schaltungen geworden. Die Einführung von Nichtflüchtigkeit in CMOS-Schaltungen ist eine vielversprechende Lösung, um dieses Problem zu bewältigen. Speziell die aufstrebenden nichtflüchtigen Widerstandsschaltspeicher, welche vielversprechende Kandidaten für zukünftige universelle Speicher sind, sind sehr attraktiv. Diese haben auch großes Potenzial für neue Anwendungen jenseits der nichtflüchtigen Speicher, da diese neue funktionale Merkmale für Berechnungen sowie Messungen ermöglichen, die in konventionellen Systemen nicht zugänglich sind.
Diese Dissertation befasst sich mit zustandsbehafteter Logik auf Bauelement-, Schaltungs- und Architekturebene. Zustandsbehaftete Logik erlaubt die simultane Verwendung von memristiven Bausteinen als nichtflüchtige Speicher (Flipflop) und Recheneinheit (Gatter). Daher verwirklicht nichtflüchtige Logik in Speicherschaltungen einen inhärent energieverbrauchslosen Ruhezustand und eröffnet die Möglichkeit einer Abkehr von der Von Neumann Architektur. Neben der Anwendung als Speicher oder Logikgatter sind auch Analog- und Messapplikationen möglich. Die einzigartigen Eigenschaften von memristiven Bauelementen werden für neuartige ladungs- und flussbasierte Messschemata genutzt.
Auf Grund seiner unbegrenzten Zustandshaltung und Kompatibilität mit CMOS wird die STT-MTJ (spin-transfer torque magnetic tunnel junction) als ein sehr vorteilhaftes Bauteil für zustandsbehaftete Logik vorgeschlagen. Zusätzlich wird gezeigt, dass diese im Gegensatz zu anderen Bauelementen (z.Bsp. Memristoren basierend auf Titandioxid) keine Zustandsdriftfehlerakkumulation wegen ihrer Bistabilität aufweisen. Daraus resultierend wird die Notwendigkeit eines Auffrischungskreises in zustandsbehafteten Logikschaltkreisen eliminiert. Ein neues auf STT-MTJ-basierendes Implikationslogikgatter mit einer stromgesteuerten Schaltungstopologie wird vorgeschlagen. Eine Zuverlässigkeitsmodellierung und eine Analyse zustandsbehafteter Logikarchitekturen zur Optimierung und zum Vergleich unterschiedlicher zustandsbehafteter Logikgatter wird präsentiert. Es wird gezeigt, dass das Implikationsgatter die dem aktuellen Stand der Technik entsprechenden Gatter bezüglich Zuverlässigkeit und Energieverbrauch übertrifft. Eine inhärent strukturelle Asymmetrie des vorgeschlagenen Implikationslogikgatters verursacht jedoch eine signifikante Begrenzung des Fan-Out und der Flexibilität von Berechnungen. Dank der einfachen Integration von MTJs oberhalb von CMOS-Schaltkreisen kann dieses Asymmetrie-Problem mittels der Verwendung des Zugriffstransitors einer Ein-Transistor/Ein-MTJ-Zelle (1T/1MTJ) als spannungsgesteuerter Widerstand elegant gelöst werden. Da die 1T/1MTJ-Zelle das Basiselement des kommerziellen STT-operierenden MRAM (magnetoresisitve random-access memory) darstellt, kann die vorgeschlagene Implementierung auf eine zustandsbehaftete STT-MRAM-Logikarchitektur erweitert werden. Die Logikarchitektur bietet ein vollständiges Logiksystem, weist eine simple Schaltkreisstruktur auf, delokalisiert die Berechnungsexekution, adressiert das Fan-Out-Problem und eliminiert die Notwendigkeit von Zwischenschaltkreisen. Es wird dadurch auch die parallele Ausführung von Berechnungen ermöglicht. Die Vorteile der MRAM-basierten zustandsbehafteten Logik werden auf Logikfunktionsausführungsebene demonstriert und auf Schaltungsebene für MRAM-basierte nichtflüchtige Halb- und Volladdiererimplementationen belegt.
Zusätzlich werden in dieser Dissertationsschrift neue ladungs- und flussbasierte Messschemata vorgeschlagen, in dem die einzigartige Eigenschaft von memristiven Bauteilen den applizierten Strom- und Spannungsverlauf aufzuzeichnen genutzt wird. Die memristive Messmethode reduziert die Kapazitäts-, Induktivitäts- und Leistungsmessung auf eine (simple) Widerstandsmessung. Unter Ausnützung der speziellen Eigenschaften der Domänenwanddynamik und deren Abhängigkeit von Form und Geometrie eines Domänenwand-Spintronik-Memristors, wird die Möglichkeit ladungsbasierter Kapazitäts- und flussbasierter Induktivitätsbestimmung mittels zweier unterschiedlicher geometrischer Profile für Domänenwand-Spintronik-Memristoren aufgezeigt. Die memristive Messmethode ist auch für zeitlich variierende Induktivitäten und Kapazitäten geeignet und zeigt daher großes Potenzial für Verwendung in induktiven und kapazitiven Sensoranwendungen.