Integrierte Schaltungen in der großtechnisch herstellbaren Planartechnologie gehen auf das Jahr 1959 zurück. Jack Kilby von Texas Instruments entwickelte die erste integrierte Schaltung auf Germanium-Substrat mit einer pn-Isolation zwischen den Bipolar-Transistoren, die von Kurt Lehovec stammte. Ab 1962 setzte die Massenproduktion von integrierten Schaltungen ein, wobei der Integrationsgrad, d.h. die Anzahl der Transistoren auf dem Chip, sich nach dem Mooreschen Gesetz (nach Gordon Moore, Intel) etwa all drei Jahre vervierfacht.
Durch kleinere Abmessungen digitaler Funktionsblöcke vergrößert sich nicht nur die Funktionalität der integrierten Bausteine, sondern es sinkt auch der Leistungsbedarf pro Funktionsblock und es steigt die Signalverarbeitungsgeschwindigkeit der Transistoren.
Während die Signalverzögerungszeit durch die elektrischen Verbindungen innerhalb eines Funktionsblockes nahezu konstant bleibt, steigen die Verbindungswege zwischen den einzelnen Funktionsblöcken mit der Integrationsdichte quadratisch an. Im selben Maße erhöht sich die Verdrahtungsverzögerung.
Bei einem Chip in 
n-Kanal-MOS-Technologie dominiert die
Gate-Kapazität
mit etwa 
über die Verdrahtungskapazität mit etwa 
. Bei einer Chipgröße von wenigen
Millimetern Seitenlänge weisen die lokalen Verdrahtungsnetze am Chip Leitungslängen weit unter
einem Millimeter auf.
Fertigt man die gleiche Schaltung in einer 
CMOS-Technologie, so hat ein
Transistor die Kapazität von etwa 
. Die Seitenlängen des modernen Chips liegen bei
etwa 10 mm [Bak90]. Konsequenz dieser Abschätzung ist, daß die parasitären
Verdrahtungskapazitäten zwischen den Netzwerksknoten nicht so stark reduziert werden
wie die Gate-Kapazitäten.