,,An interesting improvement of CP in SOI would be the coupling of the CP software with a numerical solver of the time-dependent Poisson equation as it has been done for bulk silicon MOSFETs [47]. This retrofit would be essentially valuable for measurements performed with the opposite interface in depletion, when both interfaces contribute to the CP current.``
Thierry Ouisse et al. [76]
Die klassische CP-Technik ist auf 
-Kanal SOI-MOSFETs nicht
direkt übertragbar, da kein Löcher liefernder
Kontakt im 
-Gebiet existiert. Das gilt entsprechend
für -Kanal MOSFETs, wo kein Elektronen liefernder
Kontakt im -Gebiet existiert.
Ein Ausweg
wird durch die Fabrikation von SOI-MOSFETs erreicht, die einen
zusätzlichen Kontakt im niedrig dotierten Filmgebiet
und zwar in Kanalweitenrichtung besitzen.
Der CP-Strom (Majoritätsträger)
wird an diesem Kontakt abgenommen.
Dieses Verfahren hat den Nachteil,
daß die Fertigung eines solchen Fünfpol-Transistors
mit den Entwurfsregeln von VLSI-Schaltungen
nicht unbedingt verträglich ist.
Zur numerischen Simulation einer solchen
Anordnung ist eine
dreidimensionale transiente Simulation notwendig.
Eine alternative Möglichkeit
ist die Verwendung von Gate-Dioden anstelle von MOSFETs.
Solche Bauelemente sind in der Regel auf den
üblichen Testscheiben zu Zwecken der elektrischen
Charakterisierung mitintegriert.
Im folgenden werden diese Dioden als 
-Dioden
bezeichnet, da sie eine 
-Struktur besitzen.
Abbildung 4.1 zeigt
das Modell der Dünnfilm SOI -Diode: Auf dem Backgate-Kontakt
(Kontaktpotential 
) befindet sich das isolierende
Substrat der Dicke 
.
Diese vergrabene Schicht wird mit Hilfe der SIMOX-Technologie
(Separation by Implantation of Oxygen)
durch Implantation von Sauerstoff und einen anschließenden
Ausheilschritt unter hoher Temperatur
(über 
) hergestellt.
Im darüberliegenden schwach -dotierten Siliziumfilm
mit der Dicke 
findet der Stromfluß statt.
Das Source-seitige Gebiet ist
die 
-Kathode, das Drain-seitige Gebiet die 
-Anode.
Das Frontgate-Oxid hat die Dicke 
.
Das Gate-Material ist -Polysilizium, die hochimplantierten
-(Kathoden-) und -(Anoden-)Gebiete sind mit Aluminium kontaktiert.
In der Abbildung 4.1 ist die
vergrabene Schicht direkt kontaktiert eingezeichnet.
In Wirklichkeit ist jene
mit dem Silizium der Scheibe verbunden,
das seinerseits auf der Chip-Bodenfläche
kontaktiert ist.
In der Simulation wird diese Boden-Siliziumschicht als
ideal leitend angenommen.
Die SOI -Diode ist ein Vierpol mit zwei
Steuerelektroden (Frontgate, Backgate) sowie Kathode
(Source-Kontakt des korrespondierenden Transistors) und
Anode (Drain-Kontakt des korrespondierenden Transistors).
Von besonderem
Interesse sind die Halbleiter-Oxid-Grenzflächen:
Das Frontinterface ist durch die Gerade 
,
das Backinterface durch die Gerade 
,
beide mit breiten Strichstärken, gekennzeichnet.
Der 
-Übergang liegt an der Source-Seite.
Bei Anlegen einer positiven Spannung an den Source-Kontakt
dehnt sich die Sperrschicht aufgrund der stark asymmetrischen
Dotierung in der -Zone aus.
Front- und Backinterface können durch
entsprechende Spannungen 
simultan invertiert,
akkumuliert oder in Depletion versetzt werden.
Abbildung: Geometrie der Dünnfilm SOI -Diode.
-Dioden