,,Anyhow, this technique is much more sensitive than capacitance techniques provided that the latter could be performed on devices of the same size.``
Guido Groeseneken et al. [34]
MOSFETs, die auf einem sehr dünnen Siliziumfilm
hergestellt werden, sogenannte Dünnfilm SOI MOS-Transistoren,
haben eine Reihe von attraktiven Eigenschaften.
In einem dünnen Siliziumfilm (
) mit niederer
Substratdotierung (
) erstreckt
sich die Depletionszone durch den ganzen Film.
Man bezeichnet solche MOSFETs als
an mobilen Ladungsträgern vollständig verarmt
(fully depleted)
- im Gegensatz zu den an Ladungsträgern
partiell verarmten (partially depleted)
SOI-MOSFETs, deren Verarmungsschicht nicht
den Rand des isolierenden Substrates erreicht.
Fully-Depleted SOI-MOSFETs sind neben einer idealen
Unterschwellspannungs-Kennlinie
vor allem durch niedrige parasitäre Kapazitäten
charakterisiert [14][26].
Aufgrund des
isolierten Aufbaus dieses Bauelementes existieren keinerlei
Latch-Phänomene. Weitere Vorteile sind die außerordentliche
Robustheit gegen Auswirkungen
ionisierender Strahlung, sogenannter Single Event Upsets,
sowie ein Minimum an Kurzkanaleffekten.
Die nahezu vertikalen 
-Übergänge
(siehe Abbildung 4.1) führen zu einer
starken Reduktion der Depletionskapazitäten.
In Dünnfilm SOI-MOSFETs mit vollständiger Verarmungsschicht
existiert weiters nicht der bekannte Kink-Effekt,
dessen Auftreten in SOI-Bauelementen
mit teilweise verarmtem Film typisch ist.
Da die Inversionsschicht von Dünnfilm SOI-MOSFETs
verglichen mit Substrat-MOSFETs
tiefer in den Siliziumfilm hineinreicht,
wird der Stromfluß
durch Grenzflächen-Streuprozesse weniger beeinflußt.
Dieser Effekt wird auch als Volumeninversion
bezeichnet [7][8].
Die Schaltzeiten und der Leistungsverbrauch
von Dünnfilm SOI-MOSFETs sind
aufgrund der kleineren Kapazitäten wesentlich
geringer als die vergleichbarer Substrat-MOSFETs.
Ring-Oszillator Verzögerungszeiten von weniger
als 
wurden erreicht [54].
Trotz dieser Vorteile hat sich die SOI-Technik bis heute
nicht auf dem Sektor der VLSI durchsetzen können.
Der Hauptgrund dafür ist, daß die einfachere Substrat-Siliziumtechnik
in vielen Belangen (Kurzkanaltransistor)
rapid verbessert werden konnte, sodaß der in der SOI-Gemeinschaft
seit langem erwartete Übergang zur SOI-Technik immer wieder
hinausgeschoben wurde. Die Existenz verschiedener
parasitärer Dünnfilm SOI-Effekte
(paralleler Bipolartransistor mit offenem Basisanschluß,
Existenz einer vergrabenen Grenzschicht,
Grenzschichtkopplung etc.), die in Substrat-MOSFETs
naturgemäß nicht auftreten und deren analytische
Modellierung schwierig ist, haben ein weiteres dazu beigetragen.
Eine Prognose der Entwicklung der Dünnfilm SOI-Technik
auf dem VLSI-Sektor ist aus diesen Gründen
schwierig und wird an dieser Stelle nicht versucht.
Auf einem Gebiet ist der Dünnfilm SOI-MOSFET
allerdings das zentrale Integrationselement:
der dreidimensionalen Integration, die es ermöglicht
mehrere Lagen von Bauelementen übereinander zu fertigen.
Die stärkste Unterstützung hat die dreidimensionale Integration
in Japan erfahren, wo ein Zehnjahresprojekt (1981-1991),
das die Erforschung der spezifischen Fertigungstechnologien
zum zentralen Gegenstand hatte,
soeben abgeschlossen wurde [70].
Dreidimensionale ICs werden für aufwendige und
vor allem ultraschnelle Schaltungen, insbesondere
für die parallele digitale Signalverarbeitung benötigt.
Ein Beispiel für eine Anwendung dieses Typs
ist die Echtzeit-Analyse von Bewegtbildsequenzen.
Ein solcher Chip wurde von einem Forschungsteam
der Firma Matsushita [49] realisiert.
Der Chip besteht aus 4 Lagen von konventionellen
zweidimensionalen Bauelementen.
Je eine Lage besteht aus einer Matrix von
Elementen: optische Sensoren-1. Lage,
Signalpegel-Detektor-2. Lage,
digitale Signalverarbeitung-3. Lage
und schnelle Logik-4. Lage.
Die unterste (tiefste)
Lage wurde in konventioneller Substrat-CMOS-Technologie
hergestellt. In den darüberliegenden drei
Lagen wurden Dünnfilm SOI-Bauelemente gefertigt.
Ein besonderer Vorteil dreidimensionaler ICs ist deren hohe
Packungsdichte, verbunden mit hoher Geschwindigkeit,
die aufgrund der durch die kurzen Verbindungswege ermöglichten
geringen Schaltverzögerungszeiten realisiert wird.
Den vielversprechenden elektrischen Eigenschaften
dreidimensionaler integrierter Schaltkreise
stehen immense technologische Schwierigkeiten
entgegen.
Dazu gehört z.B. die Herstellung
tiefer vertikaler Kontakte.
Die präzise elektrische Charakterisierung
der Submikrometer SOI-MOSFETs ist eine weitere
Schwierigkeit.
Von zentraler Bedeutung für die Funktion von SOI-MOSFETs
sind die Beschaffenheit und die physikalischen Eigenschaften
der Siliziumfilm-Grenzflächen.
Einsatz- und Flachbandspannung werden maßgeblich
durch feste Oxidladungen sowie umladbare Grenzflächen-Störstellen
auf der vorderen Grenzfläche (Frontinterface) und der vergrabenen
Grenzfläche (Backinterface) beeinflußt.
Neben Analysetechniken wie der
Messung der dynamischen Transkonduktanz, des Niederfrequenzrauschens
oder der DLTS-Meßtechnik (Deep Level Transient Spektroscopy)
ist die Ladungspump-Technik (Charge-Pumping Technique, CP-Technik)
eine genaue und verläßliche Meßmethode
für zahlreiche Parameter von Grenzflächen-Störstellen.
In diesem Kapitel wird die Anwendung der
CP-Technik zur Charakterisierung
von Dünnfilm SOI-Bauelementen mit Hilfe von numerischen
Simulationen analysiert.
Die numerischen Resultate werden mit Meßergebnissen
verglichen
.
Zahlreiche Bauelement-Parameter
(Dotierungsprofil, Art der Grenzflächen-Zustände,
deren Verteilung im verbotenen Band u.a.m.) können
durch eine Anpassung der Simulationsparameter an die gemessenen
Daten gewonnen werden.
Neben den quantitativen Ergebnissen
ermöglicht die numerische Simulation das prinzipielle Verständnis
verschiedener parasitärer Effekte,
die beim CP-Experiment in Dünnfilm SOI-Bauelementen auftreten.
Dadurch ist es möglich, verläßlich die Grenzen der
Anwendbarkeit des CP-Experimentes vorauszusagen und
potentielle Artefakte zu vermeiden.
Der Aufbau dieses Kapitels folgt in groben Zügen
der Publikation [76].
Zunächst wird im Abschnitt 4.1
das CP-Experiment in einer Dünnfilm SOI 
-Diode
erklärt und der Einfluß verschiedener
Bauelement- bzw. Meßparameter diskutiert.
Einige offene Probleme beim Verständnis
des CP-Experimentes in solchen Bauelementen werden formuliert.
Die zur numerischen Lösung des Problems notwendigen
Voraussetzungen, Annahmen und Einschränkungen werden
im Abschnitt 4.2 dargelegt.
Anschließend werden im Abschnitt 4.3
verschiedene unbekannte Parameter des Bauelementes
wie effektive Kanallänge, Substratdotierung und Verteilung
der Grenzflächen-Störstellen am Frontinterface in
Teilen des verbotenen Bandes durch Anpassung
von Simulationseingabedaten an die experimentellen
Resultate gewonnen.
Ein wichtiger physikalischer Effekt in
Dünnfilm SOI-Bauelementen ist die
Potentialkopplung beider Grenzflächen, die durch
die Filmdicke und die niedere Dotierung entsteht.
Dieser Effekt und verschiedene Einflußmechanismen werden
im Abschnitt 4.4 behandelt.
Dadurch ist es möglich, im
Abschnitt 4.5 Ursprung und Natur
der durch die Diodengeometrie bedingten parasitären
dimensionalen CP-Komponente zu analysieren.
, 
