5.3 Drain-Profil



next up previous contents
Next: 5.4 Prozeßsensitivität Up: 5 Prozeßvereinfachung bei der Previous: 5.2.3 -Wanne

5.3 Drain-Profil

In der Submikron-Technologie muß das Drain-Dotierungsprofil auf die Unterdrückung hoher elektrischer Feldstärken und heißer Ladungsträger ausgerichtet sein. Dazu hat sich die LDD-Technologie (Lightly-Doped Drain) [Ogu80] durchgesetzt. Diese weist aber gegenüber einem einfach-implantierten Drain oder der DDD-Struktur (Double-Doped Drain) den Nachteil der höheren Prozeßkomplexität und des geringeren maximalen Drainstroms auf.

Daher ist es bemerkenswert, daß in einem Prozeß für State-of-the-Art Multi-Megabit-DRAMs versucht werden soll, mit einfach implantierten Source-Drain-Gebieten das Auslangen zu finden. Zur Unterdrückung heißer Elektronen im -MOSFET wird die Drain-Implantation aus Phosphor (Energie , Dosis ) relativ lange thermisch behandelt ( Minuten bei ), um durch die Diffusion einen sanften lateralen Profilverlauf zu erzielen.

  
Abbildung: Schematische Gate- und Spacer-Struktur und Isolinien der Gesamtdotierungskonzentration [] für den -Kanal-Transistor.

Solcherart hergestellt beträgt die Unterdiffusion (siehe Abb. 5.9). Bei Gate-Länge ist eine derartige Überlappung von Source und Drain mit dem Gate nicht zulässig. Die Source-Drain-Implantation muß daher mit einem gewissen Abstand (gewählt ) von der Gate-Kante erfolgen, der mittels eines ,,Sidewall-Spacers`` aus hergestellt wird. In Abb. 5.9 ist die Anordung von Gate, Spacer und Drain-Kontakt über den Isolinien der Gesamtdotierungskonzentration des -Kanal-Transistors zu sehen. Abb. 5.10 zeigt die Drain-Seite (Schnitt in der Kanalmitte) in axonometrischer Darstellung.

  
Abbildung: Gesamtdotierungsprofil [] für den -Kanal-Transistor: Ansicht der Drain-Seite, Schnitt in der Kanalmitte.

Der Spacer hat in diesem Salicide-Prozeß [Sze81] (,,Self-Aligned Silicide``) weiters die Aufgabe, eine direkte, elektrisch leitende Verbindung zwischen Gate und Source oder Drain bei Aufbringung einer dünnen Schicht Metall (zumeist Wolfram oder Titan), die sich bei einer nachfolgenden Erhitzung mit Silizium zu Silizid ( bzw. ) verbindet, zu verhindern. Durch die dünne Silizid-Schicht kann der Schichtwiderstand für die Gate-, Source-, und Drain-Kontaktierung auf typisch unter gedrückt werden.

Die Substratstromkennlinie (Abb. 5.16, Kennlinie für Spacer-Länge) ergibt für einen maximalen Substratstrom je Kanalweite bei . Die lateraler Feldstärke für diesen Arbeitspunkt (siehe Abb. 5.11) zeigt ein Maximum von und ist direkt an der Oberfläche, aber innerhalb der Gate-Kante bei lokalisiert. Die zugehörige Lawinengenerationsrate zeigt Abb. 5.12. Der maximale Substratstrom ist zwar in Vergleich mit anderen -Technologien hoch (in [Hay91], einem sehr komplexen LDD-Prozeß, wird angegeben), kann aber aufgrund der Entwicklungsvorgabe minimaler Prozeßkomplexität und daraus resultierendem einfach-implantierten Drain für die Anwendung in DRAM-Chips durchaus akzeptiert werden.

  
Abbildung: Laterale elektrische Feldstärke [] im -MOSFET bei und (bei maximalem Substratstrom): Isolinien für die Drain-Seite, Schnitt in Kanalmitte, das Maximum beträgt

.

  
Abbildung: Lawinengenerationsrate [] im -MOSFET bei und (bei maximalem Substratstrom): Isolinien für die Drain-Seite, Schnitt in Kanalmitte, das Maximum beträgt

.



next up previous contents
Next: 5.4 Prozeßsensitivität Up: 5 Prozeßvereinfachung bei der Previous: 5.2.3 -Wanne



Martin Stiftinger
Mon Oct 17 21:16:53 MET 1994