5 Prozeßvereinfachung bei der DRAM-Fabrikation

BEI der Entwicklung dynamischer Random-Access Memory (DRAM) Chips wird im globalen Konkurrenzkampf der Halbleiterfirmen gewaltiger Aufwand getrieben, um als erster eine neue DRAM-Generation am Markt einführen zu können. Der zu erzielende Preis je Chip ist am Beginn des neuen Produktzyklus hoch und der Erlös trotz geringer Stückzahlen attraktiv. Um möglichst schnell am Markt sein zu können, muß meist ein komplexer Prozeß, eine geringe Ausbeute und eine erhöhte Chipfläche in Kauf genommen werden.

  
Abbildung: DRAM-Generationen: minimale Linienbreite von erster und zweiter Generation als Funktion der Speicherkapazität.

Wenn der Chippreis durch den Markteintritt der nächsten Konkurrenten dann sinkt, die absetzbare Stückzahl aber stark ansteigt, wird eine Weiterentwicklung (die sog. zweite Generation) der ursprünglichen DRAM-Technologie unternommen. In Abb. 5.1 ist die minimale Linienbreite von DRAM-Technologie erster und zweiter Generation über der DRAM-Speicherkapazität doppelt logarithmisch aufgetragen. Die Punkte indizieren für ihre Generation typische, konkrete DRAM-Chips [Pri91], die Parallelverschiebung der Mittelwertslinien beschreibt ein gleiches Verkleinerungsverhältnis der Gate-Länge bei der Überarbeitung der ersten Implementierung einer Speicherkapazität. Heute sind die ersten 16 Megabit DRAMs zweiter Generation im Handel erhältlich und die erste Generation von 64 Megabit Chips steht vor der Markteinführung.

Die Zielrichtung der Entwicklung des DRAM-Chips der zweiten Generation ist primär die Kostensenkung, erreichbar durch die untereinander verknüpften Maßnahmen zur Ausbeuteerhöhung, Flächenverminderung, Prozeßvereinfachung und durch massenproduktionsgerechte Prozeßschritte. Daraus leiten sich folgende (für hochentwickelte Halbleitertechnologien zum Teil krasse) Forderungen ab:

Optische Lithographie:

Die gut beherrschte Stepper-Technologie (high numerical aperture i-line stepper ohne Phase-shift-Maske) wird auch für die kleinere Linienbreite der nächsten DRAM-Generation eingesetzt.

Thermische Schritte:

Der konventionelle Rohrofen wird der hohen Durchsatzraten wegen dem Rapid-Thermal-Processing (RTP) vorgezogen.

Doppelwanne:

Anstelle der konventionellen stundenlang diffundierten - und -Wannen wird das höhere Implantationsenergie und wesentlich kürzere Diffusionszeit aufweisende Verfahren der Retrograde-Wanne bevorzugt.

Gate-Material:

-Polysilizium wird für beide Transistortypen, für den - und für den -Kanal-MOSFET, verwendet.

Drain-Profilierung:

Der DDD-Struktur (Double-Doped Drain) oder dem noch einfacheren Phosphor-Drain wird der Vorzug gegenüber der LDD-Struktur (Lightly-Doped Drain) gegeben, wenn sich die Unterdrückung heißer Ladungsträger mit weniger Aufwand ausreichend sicherstellen läßt.

Masken:

Zur Kostensenkung und gleichzeitigen Ausbeuteerhöhung wird nach einer Minimierung der notwendigen Maskenanzahl getrachtet.

Implantationen:

Zur Minimierung der Anzahl der Implantationen wird auf ein abgestuftes, doppelt implantiertes Kanalprofil und die Punchthrough-Implantation verzichtet.

Diese Anforderungen an den CMOS-Prozeß wurden für den DRAM Chip der zweiten Generation mit einer Kanalläge von aufgestellt. Der vereinfachte DRAM Chip wird eine Kanallänge von ca. aufweisen [Tan92] und durch neue Fortschritte auf dem Gebiet der optischen Lithographie ebenfalls noch ohne Phase-shift-Masken gefertigt werden können, sodaß erwartet werden darf, daß alle aufgelisteten Anforderungen für die Massenproduktion auch dieses Speicherbausteins Gültigkeit behalten.

• 5.1 Retrograde-Wanne
• 5.2 -Kanal-Transistor mit -Polysilizium-Gate
  • 5.2.1 -Wanne
  • 5.2.2 Threshold-Justierung
  • 5.2.3 -Wanne
• 5.3 Drain-Profil
• 5.4 Prozeßsensitivität