4.2 Subthreshold-Kennlinie



next up previous contents
Next: 4.3 Kurzkanaleffekt Up: 4 Simulationsunterstützte CMOS-Entwicklung Previous: 4.1.4 Austrittsarbeit des Gate-Materials

4.2 Subthreshold-Kennlinie

 

Ist die Threshold-Spannung ausreichend genau bestimmt, wird der Bereich schwacher Inversion mit Hilfe der Subthreshold-Kennlinie untersucht. Wie in Abb. 4.5 dargestellt, wird der Drainstrom logarithmisch über der Gate-Source-Spannung aufgetragen. Für den Parameter Drain-Source-Spannung wird normalerweise ein Wert aus dem linearen Bereich mit , meist (bei Technologien für hohe Versorgungsspannung auch ) und als zweiter Wert die Versorgungsspannung gewählt.

  
Abbildung: Subthreshold-Kennlinie mit Parameter Drain-Source-Spannung für einen -Kanal-MOSFET, DIBL-Effekt.

Zweierlei Dinge sind aus der Subthreshold-Kennlinie in diesem Kontext zu beachten: Ihre Steigung und die Verschiebung, die durch die beiden Drain-Source-Spannungen bewirkt wird. Die exponentielle Abhängigkeit des Drainstromes von der Gate-Source-Spannung im Subthreshold-Bereich stellt sich im semilogarithmischen Maßstab als Gerade dar. Aus deren reziproker Steigung läßt sich eine Kenngröße des Bauelements definieren: Der Gate-Swing ist jene Gate-Potentialänderung, die eine Drainstromänderung um eine Dekade bewirkt:

Der Gate-Swing - manchmal auch Subthreshold-Swing genannt - ergibt sich laut [Bre79] zu

mit der Verarmungsschichtkapazität und der Oxidkapazität je Fläche . Der typische Wertebereich für erstreckt sich von bis . In obiger Näherung haben außer Naturkonstanten die Temperatur , die Oxiddicke und über das Kanaldotierungsprofil Auswirkung auf den Gate-Swing.

Neben der Steigung der Subthreshold-Kennlinie ist die Verschiebung mit der Drain-Source-Spannung zu beachten. Sind die beiden Kennlinien für den linearen Bereich () und Sättigung ( Versorgungsspannung ) im Subthreshold-Bereich () nicht ident, sondern etwa parallelverschoben, so liegt Drain-Induced Barrier Lowering (DIBL) vor [Tro79]. Eine erhöhte Drain-Source-Spannung vermindert die Potentialbarriere zwischen Source und Drain im Kanalgebiet. Die Kanalladung und der Drainstrom werden nicht mehr vom Gate alleine, sondern auch von der Drain-Source-Spannung beeinflußt.

  
Abbildung: Subthreshold-Kennlinie mit Parameter Drain-Source-Spannung für einen -Kanal-MOSFET, Punchthrough-Strom ( bei ).

  
Abbildung: Punchthrough-Effekt für einen -Kanal-MOSFET: Punchthrough-Strom bei als Funktion der Gate-Länge und Parameter , Spezifikation üblicherweise .

Ist hingegen die Subthreshold-Kennlinie für deutlich flacher, (vgl. Abb. 4.6, ), so tritt der Punchthrough-Effekt [Zhu88] zusätzlich zum DIBL-Effekt auf. Bei Punchthrough dehnen sich die Raumladungszonen der beider -Übergänge aufgrund der Drain-Source-Spannung so weit aus, daß sie sich nahe kommen oder gar berühren (vgl. Abb. 5.8 in Kapitel 5). Es fließt auch im Falle eines nicht-selbstleitenden Feldeffekttransistors (,,Anreicherungstyp``) bei Gate-Source-Spannung ein Leckstrom zwischen Drain und Source. Als Obergrenze für diesen Drain-Reststrom oder Punchthrough-Strom wird in der Praxis zumeist ein Richtwert von je Kanalweite angegeben [Chu91] [Shi92]. Anderenfalls spricht man davon, daß sich der Transistor nicht mehr abschalten läßt, weil das Gate die Kontrolle über den Drainstrom weitgehend verloren hat.

Der Punchthrough-Strom steigt mit sinkender Gate-Länge exponentiell an (vgl. Abb. 4.7). Der Punchthrough-Effekt bestimmt in manchen Technologien die minimale verwendbare Gate-Länge bei der Bauelementverkleinerung.



next up previous contents
Next: 4.3 Kurzkanaleffekt Up: 4 Simulationsunterstützte CMOS-Entwicklung Previous: 4.1.4 Austrittsarbeit des Gate-Materials



Martin Stiftinger
Mon Oct 17 21:16:53 MET 1994