Kurzfassung

3D-Integration ist eine neuartige Technologie in der Mikroelektronik und eine Notwendigkeit für die Entwicklung von leistungsfähigeren Systemen in Bezug auf Größe, Geschwindigkeit und Energieverbrauch. Dabei werden die einzelnen Chips übereinander gestapelt, wodurch kürzere elektrische Verbindungen (Interconnects) möglich sind. Für die Verbindungen zwischen den gestapelten Chips sorgen neuartige elektrische Verbindungselemente wie offene Through-Silicon-Vias. Wie alle Interconnect-Strukturen sind auch diese der Elektromigration unterworfen. Elektromigration ist der gerichtete Materialtransport in Metallen ausgelöst durch die heutzutage gebräuchlichen hohen Stromdichten. An Stellen an denen Material abtransportiert wird, führt dies zu erheblichen mechanischen Spannungen. Dieser Materialtransport kann auch zur Unterbrechung der Schaltkreise führen. Elektromigrationsbedingter Leitungsausfall in Hinblick auf Leitungsunterbrechungen kann auf zwei unterschiedliche Arten entstehen. Bei der ersten Art führt die mechanische Belastung zu einem Riss quer durch das Interconnect und unterbricht damit die leitende Verbindung, welche damit zu einem abrupten Widerstandssprung führt. Gegensatz dazu führt bei der zweiten Art die mechanische Spannung zur Bildung eines Voids, also zu einem Hohlraum in dem kein Metall mehr vorliegt, welches die Leiterbahn nicht vollständig unterbricht und damit keinen Leitungsausfall hervorruft. Dieses Void kann dann in weiterer Folge in dem Metall durch die Elektromigration wandern und wachsen, was mit der Zeit den Widerstand der Leitung erhöht, bis dieser die Anforderungen des integrierten Schaltkreises übersteigt.

Traditionell werden Interconnect-Strukturen experimentell unter beschleunigten Testbedingungen getestet. Diese Experimente dauern jedoch sehr lange und die Planung hat äußerst sorgfältig zu geschehen, um aussagekräftige Ergebnisse für die Beurteilung der Zuverlässigkeit zu gewährleisten. Daher ist der verstärkte Einsatz von Modellen und Simulationen dieses Phänomens ein wichtiges Hilfsmittel, um die Entwicklung von integrierten Schaltungen zeitsparender und kostengünstiger zu gestalten.

In dieser Arbeit wurde ein Elektromigrationsmodel in ein kommerzielles Softwarepacket implementiert um eine möglichst einfache und breite Verwendbarkeit in der Industrie zu gewährleisten. Diese Software basiert auf der Finite-Elemente-Methode. Hierfür wurden die neuesten Modelle herangezogen und diese erlauben die Simulation der beiden oben beschriebenen Interconnect-Ausfallarten. Für die Implementierung des Voidwachstums wurde auf die Phasenfeldmethode zurückgegriffen. Diese erlaubt die Simulation von Voids, ohne dass nach einer Bewegung der Voidoberfläche erneut ein Gitter erzeugt werden muss. Dies ist möglich, da das Void sowie das Metall des Interconnects in der selben Domäne liegen und die Unterscheidung nur durch den Wert des Ordnungsparameters realisiert wird.

Weiters wurde erstmalig die Implementierung zur Untersuchung der Widerstandsfähigkeit eines often Through-Silicon-Vias gegen Elektromigration verwendet. Dabei wurden im ersten Schritt die Stellen lokalisiert, welche der höchsten Elektromigartionsbelastung ausgesetzt sind. Diese sind dort zu finden, wo die lokale Stromdichte am höchsten ist und in Folge dessen Current-Crowding auftritt. Diese Stellen sind insbesondere an Ecken und Kanten in der leitenden Struktur zu finden, welche besonders an den Stellen ausgeprägt sind, an denen das Aluminium mit dem Wolfram überlappend für die Galvanische Verbindung sorgt. Weiters ist der Vakanzenfluss durch Elektromigration vom Aluminium zum Wolfram blockiert, da Wolfram eine wesentlich höhere Beständigkeit gegen Elektromigration aufweist. Dadurch sammeln sich die Vakanzen nahe der Grenzfläche an und es bildet sich mechanische Spannung aus. In weiterer Folge sammeln sich im gesamten Aluminiumgebiet weitere Vakanzen an und die mechanische Spannung steigt weiter. Für den Eintritt einer Rissbildung wurde eine Spannung definiert und Simulationen für unterschiedliche Stromstärken durchgeführt. Die dadurch erhaltenen Zeitspannen bis zum Ausfall (time to failure) wurden dann anhand der Black’schen Gleichung zu einem Kompaktmodell kalibriert und zeigen eine gute Übereinstimmung zu den Vorhersagen Blacks. Auch das Auftreten eines Voids und dessen zeitliche Entwicklung wurde simuliert. Hierfür wurde an die vorausgegangenen Simulationen angeknüpft und ein Void an jene Stelle gesetzt, bei der die höchste mechanische Spannung zu beobachten war. Die Simulation zeigte, dass das Void in Richtung des Aluminium-Wolfram-Übergangs zu wandern begann und dort angekommen weiter an Größe zunahm. Dadurch erhöhte sich der Widerstand bis die Leiterbahn eine Unterbrechung aufwies, welche letztlich zu einem abrupten Widerstandsanstieg führte. Auch diese Simulationen wurden für verschiedene Stromstärken durchgeführt und mittels der Black’schen Gleichung gefittet. Die beiden gefitteten Kompaktmodelle erlauben die Vorhersage der Ausfallzeiten für diese Struktur unter Berücksichtigung verschiedener Parameter z.B. Stromdichten, Temperatur) und sind damit ein wichtiges Werkzeug für die Entwicklung von integrierten Schaltungen.